设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 高速与仿真 › 信号完整性 › 信号完整性资料 › Intel package design guide

12 / 2 页

返回列表发新帖

楼主: cht0819

[资料] Intel package design guide

发表于 2014-2-2 22:32:22 | 显示全部楼层

very good

回复支持反对

发表于 2014-2-3 17:21:27 | 显示全部楼层

顶一下！！！

回复支持反对

发表于 2017-6-7 16:00:38 | 显示全部楼层

filling water

回复支持反对

发表于 2018-9-7 20:22:16 | 显示全部楼层

thanks you for sharing

回复支持反对

发表于 2019-3-20 17:41:41 | 显示全部楼层

好文章，学习一下

回复支持反对

发表于 2022-12-15 10:27:13 | 显示全部楼层

Good information for VLSI esigner tnx..

回复支持反对

pradeepmadhava1

发表于 2023-3-9 15:35:44 来自手机 | 显示全部楼层

Thanks

回复支持反对

发表于 2024-6-30 21:35:51 | 显示全部楼层

Thanks

回复支持反对

发表于 2024-6-30 22:17:27 | 显示全部楼层

学习了解一下，感谢分享！

回复支持反对

发表于 2025-3-28 14:22:48 | 显示全部楼层

thanks

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 12:25 , Processed in 0.132423 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表