设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 应要求上传SystemVerilog for Verification 3rd version ...

1 2 345 6 7 8 / 8 页下一页

返回列表发新帖

楼主: loveineda

[资料] 应要求上传SystemVerilog for Verification 3rd version

发表于 2012-9-23 21:10:31 | 显示全部楼层

相当好的书。。。

回复支持反对

使用道具举报

发表于 2012-10-19 17:20:09 | 显示全部楼层

不错！！！

回复支持反对

使用道具举报

发表于 2012-10-24 13:37:40 | 显示全部楼层

好书，持续关注

回复支持反对

使用道具举报

发表于 2012-10-24 14:31:00 | 显示全部楼层

thanks your share!

回复支持反对

使用道具举报

发表于 2012-10-24 23:41:53 | 显示全部楼层

really hot thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-10-29 14:41:58 | 显示全部楼层

好东西啊··

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-1-8 23:34:25 | 显示全部楼层

多谢分享！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-1-9 12:56:28 | 显示全部楼层

thanks a lot!
非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-1-9 13:20:44 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-1-16 15:27:00 | 显示全部楼层

回复 1# loveineda

最近正在学习下来看看

回复支持反对

使用道具举报

1 2 345 6 7 8 / 8 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-21 18:29 , Processed in 0.169541 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表