设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 关于Verilog HDl 综合的书---不错哦

1 ... 13 14 15 161718 19 20 21 ... 23 / 23 页下一页

返回列表发新帖

楼主: yiffer

关于Verilog HDl 综合的书---不错哦

发表于 2007-10-27 09:04:27 | 显示全部楼层

可以解压缩吗?

回复支持反对

发表于 2007-11-6 21:04:24 | 显示全部楼层

234325325235464264624

回复支持反对

发表于 2007-11-8 22:38:22 | 显示全部楼层

:handshake :handshake :handshake

回复支持反对

发表于 2008-2-3 03:03:01 | 显示全部楼层

...........................................................

回复支持反对

发表于 2008-2-10 06:06:16 | 显示全部楼层

thanks

回复支持反对

发表于 2008-2-22 14:43:02 | 显示全部楼层

谢谢搂主下来学习

回复支持反对

发表于 2008-7-20 23:24:01 | 显示全部楼层

thanks!

回复支持反对

发表于 2008-7-21 09:26:02 | 显示全部楼层

3q

回复支持反对

发表于 2008-7-21 09:27:05 | 显示全部楼层

qqqqqqqqqqqqqq

回复支持反对

发表于 2008-7-22 00:41:16 | 显示全部楼层

xiexie

回复支持反对

1 ... 13 14 15 161718 19 20 21 ... 23 / 23 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 04:04 , Processed in 0.119127 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表