在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3000|回复: 0

[讨论]如何优化设计功能模块(人工参与优化实现)?

[复制链接]
发表于 2006-2-7 09:07:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
我是新手正学习VHDL。用VHDL语言描述硬件有若干方法,比如加法器实现方式有很多,有只做行为描述的,优化都交给EDA软件的;有数据流描述的,把超前进位加法器原理“翻译”成VHDL语言的。。。
一般而言,如何优化设计功能模块(人工参与优化实现)?
还有请问各位大侠,你们觉得最后的VHDL教程是哪本?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 12:29 , Processed in 0.147230 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表