设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › A Verilog HDL Test Bench Primer

12 / 2 页下一页

返回列表发新帖

查看: 4013|回复: 14

A Verilog HDL Test Bench Primer

发表于 2006-1-5 11:10:36 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

刚刚注册，同大家分享，另外那位大侠知道怎样卖贴啊，钱不够了，呵呵

63.94 KB, 下载次数: 52 , 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

楼主| 发表于 2006-1-5 11:13:49 | 显示全部楼层

A Verilog HDL Test Bench Primer

自己先顶一下

回复支持反对

发表于 2006-1-7 11:01:53 | 显示全部楼层

A Verilog HDL Test Bench Primer

頂

回复支持反对

发表于 2006-1-7 19:38:38 | 显示全部楼层

A Verilog HDL Test Bench Primer

谢谢分享

回复支持反对

发表于 2006-9-2 17:02:34 | 显示全部楼层

已经有了。

回复支持反对

发表于 2007-1-27 01:26:14 | 显示全部楼层

可以...

回复支持反对

发表于 2007-6-10 08:44:25 | 显示全部楼层

thanks~~~

回复支持反对

发表于 2007-6-10 08:46:08 | 显示全部楼层

再来~~~~~~~

回复支持反对

发表于 2007-6-10 17:43:26 | 显示全部楼层

楼主太好了!

回复支持反对

发表于 2007-6-20 08:21:14 | 显示全部楼层

好啊！谢谢了！

回复支持反对

12 / 2 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:54 , Processed in 0.156141 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表