在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: graduate2010

[资料] DC综合之时序约束,公司内部解密

[复制链接]
发表于 2013-6-27 15:12:00 | 显示全部楼层
altra的,不怎么样
发表于 2013-6-30 17:12:53 | 显示全部楼层
謝謝了,不錯的資料
发表于 2013-7-1 15:05:23 | 显示全部楼层
感谢分享
发表于 2013-7-1 17:09:07 | 显示全部楼层
回复 1# graduate2010


    谢谢分享
发表于 2013-7-2 19:54:04 | 显示全部楼层
是fpga的,不是设计asic的约束,对DC来说没什么用
发表于 2013-7-5 10:02:01 | 显示全部楼层
多看看,多试试。
发表于 2013-7-5 13:42:13 | 显示全部楼层
好东西,学习
发表于 2013-7-5 13:44:58 | 显示全部楼层
擦。。。怎么是Xilinx的FPGA约束说明???
发表于 2013-7-6 09:14:20 | 显示全部楼层
very good
发表于 2013-9-3 11:03:48 | 显示全部楼层
看看怎么样。感谢楼主。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 08:25 , Processed in 0.149151 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表