设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › 学习FPGA以及DSP的好资料，有完整verilog、c代码 ...

1 ... 2 3 4 5 678 9 10 11 ... 12 / 12 页下一页

返回列表发新帖

楼主: graduate2010

[资料] 学习FPGA以及DSP的好资料，有完整verilog、c代码

发表于 2014-12-28 16:09:23 | 显示全部楼层

Xilinx ISE

回复支持反对

发表于 2014-12-28 16:10:17 | 显示全部楼层

Xilinx ISE

回复支持反对

发表于 2014-12-28 16:13:17 | 显示全部楼层

Xilinx ISE使用详解

回复支持反对

发表于 2014-12-28 16:21:36 | 显示全部楼层

xilinx ise design suite

回复支持反对

发表于 2014-12-28 16:22:50 | 显示全部楼层

xilinx ise design suite

回复支持反对

发表于 2014-12-28 16:29:04 | 显示全部楼层

xilinx ise design suite

回复支持反对

发表于 2014-12-28 16:30:48 | 显示全部楼层

Xilinx ISE使用详解

回复支持反对

发表于 2014-12-28 16:33:31 | 显示全部楼层

good good god

回复支持反对

发表于 2014-12-28 16:42:42 | 显示全部楼层

ISE timing

回复支持反对

发表于 2015-2-18 16:14:48 | 显示全部楼层

感谢分享！

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:36 , Processed in 0.127386 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表