设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Motorola的Verilog代码规范

1 234 5 6 7 / 7 页下一页

返回列表发新帖

楼主: cloudzp

Motorola的Verilog代码规范

发表于 2009-5-16 11:37:52 | 显示全部楼层

现在是飞思卡尔了吧

回复支持反对

使用道具举报

发表于 2009-5-23 12:48:24 | 显示全部楼层

看看有什么特色先。赞楼主一个。。。

回复支持反对

使用道具举报

发表于 2009-5-26 21:11:33 | 显示全部楼层

谢谢楼主啊！！

回复支持反对

使用道具举报

发表于 2009-5-26 21:14:22 | 显示全部楼层

谢谢谢谢！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-5-28 11:07:56 | 显示全部楼层

參考人家的規範
可以學的更快點
thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-5-28 12:31:28 | 显示全部楼层

very good, thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-5-28 12:36:54 | 显示全部楼层

very good, thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-5-29 19:09:35 | 显示全部楼层

顶一个

顶一个顶一个顶一个顶一个

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-6-7 13:56:33 | 显示全部楼层

真厲害阿，我看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-6-25 15:37:58 | 显示全部楼层

thanks for sharing

回复支持反对

使用道具举报

1 234 5 6 7 / 7 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-20 17:09 , Processed in 0.145280 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表