设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA高级设计——时序分析和收敛.pdf

1 23 / 3 页

返回列表发新帖

楼主: luckylkun

[资料] FPGA高级设计——时序分析和收敛.pdf

发表于 2012-5-26 21:56:10 | 显示全部楼层

这个必须顶起啊

回复支持反对

发表于 2012-5-26 23:38:53 | 显示全部楼层

是否高级？

回复支持反对

发表于 2012-5-27 12:43:25 | 显示全部楼层

好东西！

回复支持反对

发表于 2012-6-10 15:43:17 | 显示全部楼层

回复 1# luckylkun

谢谢了，学习中

回复支持反对

发表于 2012-10-25 09:41:10 | 显示全部楼层

kankan

回复支持反对

发表于 2012-10-25 15:22:37 | 显示全部楼层

好东西，谢楼主分享

回复支持反对

发表于 2012-10-25 17:14:22 | 显示全部楼层

看啊看看

回复支持反对

发表于 2012-10-25 18:01:57 | 显示全部楼层

學習學習，跨領域補充

回复支持反对

发表于 2012-10-29 20:05:25 | 显示全部楼层

收藏~~~~~~~~~~~~

回复支持反对

1 23 / 3 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 13:02 , Processed in 0.143867 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表