设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › 夏宇闻Verilog_HDL数字设计与综合完整清晰PDF版 ...
1234567下一页
返回列表 发新帖
楼主: zq496547199

夏宇闻Verilog_HDL数字设计与综合完整清晰PDF版

[复制链接]
冥月孤灯
发表于 2012-11-3 19:03:14 | 显示全部楼层
不怎么清晰啊
回复 支持 反对

举报

li2763
发表于 2013-1-9 12:40:17 | 显示全部楼层
经典教程，谢谢分享，楼主
回复 支持 反对

举报

anya.ann
发表于 2013-5-10 12:48:53 | 显示全部楼层
感谢分享资料~
希望这个更清楚一些~
回复 支持 反对

举报

EHSAN
发表于 2013-5-10 16:26:28 | 显示全部楼层
hello baby face....
回复 支持 反对

举报

liuqiang_bj06
发表于 2013-5-13 09:16:56 | 显示全部楼层
回复 支持 反对

举报

awen2012
发表于 2013-5-22 09:36:57 | 显示全部楼层
谢谢分享了啊
回复 支持 反对

举报

lyisgrant
发表于 2013-6-9 15:12:40 | 显示全部楼层
回复 1# zq496547199

多谢分享
回复 支持 反对

举报

mguozhihui
发表于 2013-7-10 11:23:24 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

mguozhihui
发表于 2013-7-10 11:24:15 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

mguozhihui
发表于 2013-7-10 11:25:46 | 显示全部楼层
不是很清晰，但还是谢谢分享
回复 支持 反对

举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 15:42 , Processed in 0.151833 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表