请问晶振输出不稳有什么结果？

kevin83317 · 发表于 2012-3-8 00:39:34

您需要登录才可以下载或查看，没有账号？注册

×

板上的晶振，标称是48MHz，用示波器测量的实际频率很不稳定，输出在46到50之间不停的变。示波器测量应该没问题，测别的晶振都能稳定在标称的值上。
请问这样的晶振输出，会对fpga的功能有什么影响？

everhappy · 发表于 2012-3-8 08:49:12

不会有影响，有影响的是时钟的上升或下降沿是否为单调曲线。
这个晶振是不是有问题？还是带负载能力太差？无源晶振？

jun_dahai · 发表于 2012-3-8 09:02:05

晶振的稳定性有点差，只要满足接口的动态、静态特性，不超过内部数字电路最高工作频率就好

mosou · 发表于 2012-3-8 09:19:26

影响大的去了。如果时钟提供给ASIC芯片。ASIC芯片中的锁相环带宽很窄的，尤其是给CERDES用的锁相环。你的晶振抖动这大，CERDES直接都无法正常工作的

tiangua · 发表于 2012-3-9 00:24:14

按说不会这么严重啊。你看看是不是电源不行啊？

极寒领域 · 发表于 2012-3-9 01:31:17

还是用好的吧，

账号		自动登录	找回密码
密码			注册

[求助] 请问晶振输出不稳有什么结果？