在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: gcl_3

cyclone II系列的FPGA内部的FIFO的读写怎么老不稳定阿?

[复制链接]
发表于 2008-7-2 22:41:46 | 显示全部楼层
FIFO 有问题的可能很小
发表于 2008-7-4 23:00:32 | 显示全部楼层
请直接用ram
fifo用起来方便,但是不稳定,占资源
发表于 2008-7-4 23:46:26 | 显示全部楼层
DSP和FPGA的时钟之间相差多大?
个人觉得最好一样
发表于 2008-7-21 21:00:15 | 显示全部楼层
刚入手,学习。
发表于 2008-9-22 21:22:23 | 显示全部楼层

如果是FIFO的问题,可能就要关注时序了

内部的FIFO使用起来很简单,一个读一个写
注意时序问题,考虑各种异常。防止因为疏漏导致结果不受控
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 03:05 , Processed in 0.113776 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表