设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › systemverilog里面怎么吧字符串和变量连起来？ ...
12
返回列表 发新帖
楼主: zzczx

[求助] systemverilog里面怎么吧字符串和变量连起来？

[复制链接]
发表于 2015-8-4 19:36:44 | 显示全部楼层
string s;
$sformat(s,"string_%3d",i);
这个和asic_wang的方法等效
回复 支持 反对

使用道具 举报

发表于 2018-5-18 11:26:59 | 显示全部楼层
luyaker 的回答出彩， asic_wang也很6
畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复 支持 反对

使用道具 举报

发表于 2018-5-22 11:40:57 | 显示全部楼层
要合并的字符串，里面的格式也必须是字符串格式！
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-20 14:26 , Processed in 0.097986 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表