设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog语言求助！急啊

返回列表发新帖

查看: 3378|回复: 0

[求助] verilog语言求助！急啊

发表于 2012-2-23 17:31:10 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

各位大神，小弟现在做go-back-N返回式ARQ操作，因为每发一帧都需要定时器，现在的问题是，假如我发10帧，难道需要10个定时器？有没有什么方法用一个定时器实现同时计数多帧的操作？谢谢了！！

定时器, 计数

相关帖子

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 14:02 , Processed in 0.123059 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表