设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › 数字VLSI芯片设计—使用Cadence和Synopsys 工具文字版 ...

1 2 3 4 5 6 7 8910 / 10 页下一页

返回列表发新帖

楼主: 立青

数字VLSI芯片设计—使用Cadence和Synopsys 工具文字版自己转的

发表于 2020-12-23 08:48:12 | 显示全部楼层

感谢

回复支持反对

发表于 2021-5-17 09:41:47 | 显示全部楼层

看看了~~~

回复支持反对

发表于 2021-7-10 12:54:52 | 显示全部楼层

解压有问题，浪费积分

回复支持反对

发表于 2021-8-6 16:29:35 | 显示全部楼层

Good!

回复支持反对

发表于 2021-9-9 09:38:55 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2022-1-12 10:26:12 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2023-1-3 22:27:27 | 显示全部楼层

好书，谢谢lz

回复支持反对

发表于 2023-2-10 22:32:59 | 显示全部楼层

謝謝您

回复支持反对

发表于 2023-10-5 14:00:57 | 显示全部楼层

感谢分享

回复支持反对

发表于 2023-10-5 14:01:44 | 显示全部楼层

感谢分享

回复支持反对

1 2 3 4 5 6 7 8910 / 10 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 12:52 , Processed in 0.114946 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表