设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 夏宇闻译_Verilog_HDL数字设计与综合_夏宇闻译(第二版). ...
123
返回列表 发新帖
楼主: cmkkd

[资料] 夏宇闻译_Verilog_HDL数字设计与综合_夏宇闻译(第二版).pdf

[复制链接]
hahalucky
发表于 2015-3-26 14:28:09 | 显示全部楼层
最开始买的他的书，讲的云里雾里，以软件的思想在讲
回复 支持 反对

举报

cdting
发表于 2017-5-8 13:23:54 | 显示全部楼层
非常感謝~~~~~~
回复 支持 反对

举报

liufeiccccc
发表于 2019-3-14 22:05:02 | 显示全部楼层
入门资料，谢谢
回复 支持 反对

举报

M233Lu
发表于 2020-2-3 20:30:54 | 显示全部楼层
感谢您！找到了！学一下~~
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 15:41 , Processed in 0.094283 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表