设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA使用Timequest分析PLL时钟出现问题，求大神啊 ...
12
返回列表 发新帖
楼主: larlyii

[求助] FPGA使用Timequest分析PLL时钟出现问题，求大神啊

[复制链接]
larlyii
 楼主| 发表于 2012-1-10 17:55:02 | 显示全部楼层
回复 10# blackAJ


    恩对，你说的特别正确，我的设计就是这样的，现在已经差不多清楚了，谢谢哈
回复 支持 反对

举报

3008202060
发表于 2014-7-24 20:24:38 | 显示全部楼层
我的slack其中有一个是负的。。咋改成正的啊
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-5 02:22 , Processed in 0.098113 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表