设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 请教关于Verilog-A仿真的问题

12 / 2 页

返回列表发新帖

楼主: F_CKadidas

[求助] 请教关于Verilog-A仿真的问题

楼主| 发表于 2012-1-10 22:22:42 | 显示全部楼层

回复 10# woodkey

非常感谢··

回复支持反对

发表于 2012-1-16 13:43:26 | 显示全部楼层

常识：tools安装后都有user guide,还有很多example

回复支持反对

发表于 2012-1-16 20:30:11 | 显示全部楼层

回复 3# F_CKadidas

给出log中的错误信息

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:59 , Processed in 0.112647 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表