在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: eric_1024

Verilog HDL入门与提高视频 Xilinx ISE10.1+ModelSim SE6.1b+Synplify Pro9.6.2

[复制链接]
发表于 2012-12-11 10:46:55 | 显示全部楼层
有没有专门教testbench写法的呢!
发表于 2012-12-17 01:34:00 | 显示全部楼层
共享出来,呼吁~~~~
发表于 2012-12-18 00:19:45 | 显示全部楼层
好东西啊
发表于 2013-1-3 15:49:56 | 显示全部楼层
咋没了
发表于 2013-1-8 10:49:44 | 显示全部楼层
回复 1# eric_1024


    资料不错,入门正入适啊!
发表于 2013-1-15 13:01:02 | 显示全部楼层
要钱的啊
发表于 2013-1-15 14:16:24 | 显示全部楼层
谢谢啦啊啊啊 啊啊 啊啊
发表于 2013-3-6 20:33:30 | 显示全部楼层
进入论坛一个月,学到了不少东西。
发表于 2013-3-6 20:34:43 | 显示全部楼层
是不是做广告呢?
发表于 2013-3-7 12:13:50 | 显示全部楼层
怎么下架了啊,想买也买不了了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-8 12:17 , Processed in 0.154898 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表