设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog教材
12345下一页
返回列表 发新帖
楼主: yiffer

Verilog教材

[复制链接]
duyingming
发表于 2005-12-8 09:52:55 | 显示全部楼层

Verilog教材

谢谢了；顶顶
回复 支持 反对

举报

greengod
发表于 2005-12-11 12:07:38 | 显示全部楼层

Verilog教材

看看，多谢。
回复 支持 反对

举报

eddy
发表于 2006-4-16 20:01:29 | 显示全部楼层

Verilog教材

不错滴
回复 支持 反对

举报

huangzhang
发表于 2006-4-20 01:32:04 | 显示全部楼层

Verilog教材

谢谢楼主
回复 支持 反对

举报

shuyan
发表于 2006-4-24 15:48:21 | 显示全部楼层

Verilog教材

非常好!感谢YIFFER!
回复 支持 反对

举报

auster
发表于 2006-9-21 00:51:14 | 显示全部楼层
正好需要
謝謝無私分享
Many Thanks!
回复 支持 反对

举报

pumamy
发表于 2006-9-21 16:20:17 | 显示全部楼层
好东西啊～～～
回复 支持 反对

举报

onlyme
发表于 2006-9-22 18:23:47 | 显示全部楼层
好东西啊!
回复 支持 反对

举报

huuu
发表于 2006-9-23 15:29:09 | 显示全部楼层
我已经有了,顶一下
回复 支持 反对

举报

bobosky_sz
发表于 2006-10-12 14:25:17 | 显示全部楼层
谢了啊楼主
回复 支持 反对

举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:43 , Processed in 0.153047 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表