PT分析spef文件后，关于DRC的问题

xieqq · 发表于 2011-12-29 17:08:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

在用PT分析spef文件后，发现timing没有问题，但是DRC有问题，比如max_cap，min_cap，max_trans,
那这样的话，芯片能release吗？

damonzhao · 发表于 2011-12-29 17:34:44

max_trans视前端要求而定，要修掉

icfbicfb · 发表于 2011-12-29 22:41:39

DRC 不算hard constraint ，看公司，rule等，有的能waive，有的要修，
别violation的太大就行

比如transition，cap的值主要是会引起计算的不准，如果修到查找表以内，对timing计算有精确性帮助，
而且太大的trans，cap会变慢电路，增加SI violation可能性，最好修掉

xieqq · 发表于 2011-12-30 09:56:40

谢谢各位大佬！！

账号		自动登录	找回密码
密码			注册

[求助] PT分析spef文件后，关于DRC的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块