设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请大家帮我看一段verilog代码

12 / 2 页

返回列表发新帖

楼主: yanzhengkuaile

[求助] 请大家帮我看一段verilog代码

发表于 2011-12-13 16:37:43 | 显示全部楼层

改成casex试试

回复支持反对

发表于 2011-12-13 16:41:32 | 显示全部楼层

从语法角度，结果就是0

回复支持反对

发表于 2011-12-13 17:52:53 | 显示全部楼层

仿真出来肯定是0 ，，然后硬件电路上是木有X的，所以状态不确定！~~

回复支持反对

发表于 2011-12-14 21:51:29 | 显示全部楼层

运行下看看

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-14 12:43 , Processed in 0.056103 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表