设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog十大基本功

1 2 3 456 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

楼主: calmevtime

[资料] verilog十大基本功

发表于 2012-1-24 17:28:34 | 显示全部楼层

看看谢谢哦~~~

回复支持反对

发表于 2012-1-24 17:28:47 | 显示全部楼层

Have a Look

回复支持反对

发表于 2012-1-28 17:11:42 | 显示全部楼层

好东西···看看

回复支持反对

发表于 2012-2-5 01:59:42 | 显示全部楼层

讲的是一些基础但经常让人迷惑的地

回复支持反对

发表于 2012-2-5 02:54:14 | 显示全部楼层

确实是基本功啊~

回复支持反对

发表于 2012-2-6 10:52:54 | 显示全部楼层

瞧瞧……

回复支持反对

发表于 2012-2-11 23:47:19 | 显示全部楼层

下来看看，谢谢

回复支持反对

发表于 2012-2-13 10:23:17 | 显示全部楼层

谢谢谢谢谢谢

回复支持反对

发表于 2012-2-13 10:26:56 | 显示全部楼层

感谢分享

回复支持反对

wojiaomazhigame

发表于 2012-2-13 11:21:11 | 显示全部楼层

必须顶必须顶

回复支持反对

1 2 3 456 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 23:44 , Processed in 0.042596 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表