设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Design and Modeling of PLL Based CDR for Inter Chip ...

1 2 3 4 5 678 9 / 9 页下一页

返回列表发新帖

楼主: xhseu

[求助] Design and Modeling of PLL Based CDR for Inter Chip Communications

发表于 2018-5-29 11:32:54 | 显示全部楼层

Reply 2 # passers-by

Verynice

回复支持反对

发表于 2018-6-18 12:45:17 | 显示全部楼层

回复 2# 过路心客

ilikethis

回复支持反对

发表于 2018-7-20 11:11:33 | 显示全部楼层

thanks for your sharing

回复支持反对

发表于 2018-8-26 03:13:53 | 显示全部楼层

Thank you for your sharing

回复支持反对

发表于 2018-8-31 11:20:41 | 显示全部楼层

Thank you so much

回复支持反对

发表于 2018-8-31 14:01:41 | 显示全部楼层

thnx!

回复支持反对

发表于 2018-9-4 14:58:27 | 显示全部楼层

原来是片论文，不是书啊

回复支持反对

发表于 2018-9-4 15:09:55 | 显示全部楼层

Good.

回复支持反对

发表于 2018-9-4 15:51:56 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2018-9-5 00:50:17 | 显示全部楼层

非常感謝~~~~

回复支持反对

1 2 3 4 5 678 9 / 9 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-14 01:08 , Processed in 0.129168 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表