设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《Verilog黄金指南》中文翻译版

123 4 / 4 页下一页

返回列表发新帖

楼主: stevephen

《Verilog黄金指南》中文翻译版

发表于 2006-12-3 02:11:01 | 显示全部楼层

我要我要我要

回复支持反对

发表于 2006-12-3 02:12:03 | 显示全部楼层

我要我要我要

回复支持反对

发表于 2006-12-3 04:38:23 | 显示全部楼层

再贵也要！！！

回复支持反对

发表于 2006-12-6 10:15:12 | 显示全部楼层

感谢分享！！！！！

回复支持反对

飞天小吉普

发表于 2006-12-6 15:54:08 | 显示全部楼层

thxthx

回复支持反对

发表于 2006-12-6 16:00:31 | 显示全部楼层

主要是讲什么内容的啊？

主要是讲什么内容的啊？

回复支持反对

发表于 2006-12-6 22:38:53 | 显示全部楼层

thanks

回复支持反对

dadaowaiguozhu dadaowaiguozhu 当前离线积分 27 头像被屏蔽	发表于 2006-12-7 19:27:19 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
dadaowaiguozhu dadaowaiguozhu 当前离线积分 27 头像被屏蔽
	回复支持反对举报

发表于 2006-12-9 00:35:07 | 显示全部楼层

豆腐干大幅度法

sdfdsgdfgdg

回复支持反对

发表于 2006-12-9 21:43:56 | 显示全部楼层

正需要这个东西

正需要这个东西

回复支持反对

123 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-17 14:19 , Processed in 0.083507 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表