设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › UVM验证资料包，带systemverilog中文参考

1 ... 2 3 4 5 678 9 10 11 / 11 页下一页

返回列表发新帖

楼主: eagle654321

[资料] UVM验证资料包，带systemverilog中文参考

发表于 2013-10-21 13:47:55 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2013-10-29 11:15:53 | 显示全部楼层

HAO GUI A

回复支持反对

发表于 2013-10-29 11:17:37 | 显示全部楼层

好东西太多，就是没有钱

回复支持反对

发表于 2013-10-29 11:18:43 | 显示全部楼层

不过还是谢楼主

回复支持反对

发表于 2013-11-13 18:06:48 | 显示全部楼层

没钱了啊，但是又是好东西

回复支持反对

发表于 2013-11-13 19:40:32 | 显示全部楼层

回复 1# eagle654321

看看，好东西

回复支持反对

发表于 2013-11-14 21:30:25 | 显示全部楼层

verilog 那个打不开

回复支持反对

发表于 2013-11-19 01:01:06 | 显示全部楼层

helpful data

回复支持反对

发表于 2013-11-19 01:13:26 | 显示全部楼层

good reference

回复支持反对

发表于 2013-11-21 00:18:35 | 显示全部楼层

不错，，顶顶

回复支持反对

1 ... 2 3 4 5 678 9 10 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 12:01 , Processed in 0.108380 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表