Verilog中指定加法器、乘法器类型的方法以及Designware调用说明

651192980 · 发表于 2013-8-4 10:34:51

谢谢分享

rainbow · 发表于 2013-8-20 17:14:45

不错的资源哦，谢谢分享

rainbow · 发表于 2013-8-20 17:15:54

不错的资源哦，谢谢分享

rainbow · 发表于 2013-8-20 17:16:45

不错的资源哦，谢谢分享！

teaburg · 发表于 2013-8-20 22:06:15

别看我，下东西没钱了

stormpetrel · 发表于 2013-9-1 10:57:55

楼主，designware库是要购买的吧？

fixit · 发表于 2013-9-1 14:59:05

kankan！

richardxingxing · 发表于 2013-9-10 09:46:33

多谢楼主分享

S80 · 发表于 2013-9-10 12:08:08

顶顶顶顶

sen19890606 · 发表于 2013-9-12 13:59:54

很高深的样子。。。。。

账号		自动登录	找回密码
密码			注册

[原创] Verilog中指定加法器、乘法器类型的方法以及Designware调用说明