设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › uvm验证方法学源代码剖析

1 2 345 6 / 6 页下一页

返回列表发新帖

楼主: liu_uestc

[原创] uvm验证方法学源代码剖析

发表于 2012-8-27 20:16:09 | 显示全部楼层

thx thx

回复支持反对

发表于 2012-9-11 19:53:46 | 显示全部楼层

像lz学习！

回复支持反对

发表于 2012-9-17 23:48:30 | 显示全部楼层

楼主雄起了！

回复支持反对

发表于 2012-11-3 22:07:54 | 显示全部楼层

楼主有心人啊

回复支持反对

发表于 2012-11-7 21:54:19 | 显示全部楼层

顶一个~~

回复支持反对

发表于 2012-12-12 00:25:18 | 显示全部楼层

学习了~~~

回复支持反对

发表于 2013-4-6 09:16:52 | 显示全部楼层

vmm不是源码不公开的吗？

回复支持反对

发表于 2013-4-6 09:22:19 | 显示全部楼层

vmm不是源码不公开的吗？，另外问个问题，用verdi调试uvm时会trace到uvm的源代码

回复支持反对

发表于 2013-11-23 22:46:02 | 显示全部楼层

学习了~~

回复支持反对

发表于 2013-11-29 14:47:37 | 显示全部楼层

这个值得研究啊

回复支持反对

1 2 345 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 11:30 , Processed in 0.073547 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表