设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为Verilog约束

1 234 / 4 页下一页

返回列表发新帖

楼主: pm198957

[资料] 华为Verilog约束

发表于 2012-1-21 22:12:10 | 显示全部楼层

thanks！good paper！

回复支持反对

发表于 2012-3-4 21:24:47 | 显示全部楼层

学习学习，，，，，

回复支持反对

发表于 2012-3-16 10:02:11 | 显示全部楼层

简要设计规范

回复支持反对

发表于 2012-3-16 10:40:57 | 显示全部楼层

看看，希望是好用的撒@@

回复支持反对

发表于 2012-3-16 13:15:28 | 显示全部楼层

学习一下！！！

回复支持反对

发表于 2012-3-29 21:50:03 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2018-3-24 13:38:50 | 显示全部楼层

感谢分享。

回复支持反对

发表于 2018-3-24 15:17:39 | 显示全部楼层

非常感谢，很好的资料

回复支持反对

发表于 2018-3-24 16:45:35 | 显示全部楼层

pm198957 发表于 2011-10-22 17:12

登录/注册后可看大图

good

回复支持反对

发表于 2018-3-25 21:44:34 | 显示全部楼层

thanks for you sharing

回复支持反对

1 234 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 06:53 , Processed in 0.136475 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表