设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教verilog存储器的读写

1 23 / 3 页

返回列表发新帖

楼主: w8370912

[求助] 请教verilog存储器的读写

发表于 2015-4-9 11:53:18 | 显示全部楼层

回复 20# glace12123
如果我读数据的时候需要将a[0]~a[255]数据的第0位全部一起读出来该怎么表示呢？

回复支持反对

发表于 2015-4-9 22:38:04 | 显示全部楼层

据我所知，verilog 2005可以用a[i][j]这种形式，就方便你选择bit了。

回复支持反对

1 23 / 3 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 00:28 , Processed in 0.061656 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表