在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: zhinvxing

[原创] 高手看过来:Altera中数据写入RAM时的时钟有效沿

[复制链接]
发表于 2011-10-27 18:23:21 | 显示全部楼层
左图是一级latch,valid写既actual写。右图是两级latch,更正下,两面都没有倍频,只是右图actual写的数据比左图延迟了半个时钟周期,原因我上面说了,为了采到更稳定准确的数据。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 21:48 , Processed in 0.103445 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表