设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 基于Cadence的IC设计流程

123 4 / 4 页下一页

返回列表发新帖

楼主: lvjingjing

[原创] 基于Cadence的IC设计流程

发表于 2011-10-21 02:47:35 | 显示全部楼层

this is not in english................

回复支持反对

发表于 2011-10-21 09:59:13 | 显示全部楼层

回复 1# lvjingjing

thank you share

回复支持反对

发表于 2011-10-21 12:09:22 | 显示全部楼层

thank ..... friend

回复支持反对

发表于 2011-10-21 12:26:01 | 显示全部楼层

thanks!!!!!!!!!!!!!!!

回复支持反对

发表于 2011-10-25 21:02:09 | 显示全部楼层

相当不错的学习资料，多谢分享哦！

回复支持反对

发表于 2012-7-5 15:30:38 | 显示全部楼层

dddddddddddddddddddd

回复支持反对

发表于 2012-7-5 15:31:00 | 显示全部楼层

thxxxxxxxxxxxxxxxxxxxxxxxxxx,hao

回复支持反对

发表于 2012-7-6 13:51:43 | 显示全部楼层

Thank you for sharing

回复支持反对

发表于 2012-7-6 19:43:50 | 显示全部楼层

呵呵看看

回复支持反对

发表于 2012-7-7 10:35:28 | 显示全部楼层

YANJIU YIXIA

回复支持反对

123 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 00:29 , Processed in 0.135473 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表