在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2243|回复: 8

[资料] 影响FPGA设计中时钟因素的探讨

[复制链接]
发表于 2011-9-20 22:38:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
一些基本的时序概念和一般设计中需要考虑和处理的基本时序因素。

影响FPGA设计中时钟因素的探讨.pdf

260.68 KB, 下载次数: 45 , 下载积分: 资产 -1 信元, 下载支出 1 信元

发表于 2011-9-21 00:23:01 | 显示全部楼层
bucuo,henhao
发表于 2011-9-21 00:36:36 | 显示全部楼层
大家可以讨论一下嘛
发表于 2011-9-21 09:44:50 | 显示全部楼层
不错,谢谢
发表于 2011-9-21 12:28:17 | 显示全部楼层
thanks!!!!!!!!!!!!!!!!!!!
发表于 2011-9-23 14:30:47 | 显示全部楼层
thanks!!!!
发表于 2011-9-27 08:48:44 | 显示全部楼层
Thanks.
发表于 2011-9-27 13:05:20 | 显示全部楼层
顶一下
发表于 2011-9-27 16:44:23 | 显示全部楼层
不错,学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-26 01:08 , Processed in 0.182495 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表