设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 发一个Lattice的Testbench Primer

返回列表发新帖

查看: 2776|回复: 9

发一个Lattice的Testbench Primer

发表于 2006-11-9 20:13:45 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

很基础的一个关于testbench的文档，适合入门！写的非常清楚！

A Verilog HDL Test Bench Primer.pdf

65.42 KB, 下载次数: 31 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Testbench_Primer

相关帖子

回复

发表于 2006-12-12 21:59:58 | 显示全部楼层

谢谢

谢谢谢谢谢谢谢谢

回复支持反对

奔驰的拉芳

发表于 2007-8-19 15:45:31 | 显示全部楼层

啊。。。谢谢。。。哈哈。。。

回复支持反对

发表于 2007-8-19 16:43:03 | 显示全部楼层

谢

谢谢谢谢谢谢谢谢

回复支持反对

发表于 2008-8-24 22:21:58 | 显示全部楼层

謝啦

很實用的東西

回复支持反对

发表于 2008-8-24 22:59:42 | 显示全部楼层

支持一个，定先

回复支持反对

发表于 2008-9-21 00:20:00 | 显示全部楼层

:)

回复支持反对

发表于 2008-10-5 18:14:01 | 显示全部楼层

好

感謝大大的分享！好書就是要頂一下。

回复支持反对

发表于 2008-10-26 15:19:43 | 显示全部楼层

好东西收下了。

回复支持反对

发表于 2010-11-16 10:24:41 | 显示全部楼层

新手需要学习

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:47 , Processed in 0.135762 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表