设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › FPGA_ASIC-SoC验证环境搭建方法的研究

1 234 5 / 5 页下一页

返回列表发新帖

楼主: gechuanzhi2006

[资料] FPGA_ASIC-SoC验证环境搭建方法的研究

发表于 2012-2-12 09:34:39 | 显示全部楼层

很有用，谢谢

回复支持反对

发表于 2012-2-15 15:22:21 | 显示全部楼层

学习！！！！！

回复支持反对

发表于 2012-3-12 16:42:49 | 显示全部楼层

学习一下。好东西

回复支持反对

发表于 2012-3-12 17:15:01 | 显示全部楼层

要下载下来看一下

回复支持反对

发表于 2012-3-14 11:53:33 | 显示全部楼层

have a look~~~~~~~~~

回复支持反对

发表于 2012-3-15 15:55:48 | 显示全部楼层

顶一个，必须的

回复支持反对

发表于 2012-3-20 12:12:08 | 显示全部楼层

先顶后下，好习惯

回复支持反对

发表于 2012-3-23 15:00:25 | 显示全部楼层

xiexiefenxiang ha

回复支持反对

发表于 2012-4-17 10:25:22 | 显示全部楼层

验证环境很复杂吗？

回复支持反对

发表于 2012-5-4 15:19:24 | 显示全部楼层

感谢楼主分享

回复支持反对

1 234 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 08:20 , Processed in 0.125564 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表