在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2607|回复: 1

[求助] 求Source insight 支持VHDL verilog 语法包

[复制链接]
发表于 2011-8-23 08:49:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
谁有SI 下的更完善的支持包吗?网上我只找到最多支持10个变量的verilog 语法高亮包,还是有很多bug啊!!

能否共享下升级了的?感激不尽!
发表于 2011-8-23 12:58:18 | 显示全部楼层
好像没有特别完美的,如果官网下的那个不好用,就不行了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-1 19:32 , Processed in 0.127909 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表