vim插件：提高Verilog和UVM testbench coding效率的利器

SSXZ2010 · 发表于 2016-7-11 10:13:03

感谢楼主的分享谢谢

tcon1234 · 发表于 2016-7-11 13:07:19

谢谢楼主分享！

hfut_haiyang · 发表于 2016-7-11 22:15:46

thanks very much for you share

lingzi520 · 发表于 2016-7-12 10:13:30

diaozhatian

likecloud · 发表于 2016-7-13 11:48:00

电子设计的好东西

calcap · 发表于 2016-7-13 16:38:49

谢谢楼主

Meraxis · 发表于 2016-7-14 21:12:10

相见恨晚，实在太好用了，感谢分享

xuel0532 · 发表于 2016-8-11 21:27:50

太感谢了

dreamflyings · 发表于 2016-8-30 15:36:26

回复 1# post_design

非常感谢！

lxing_1988 · 发表于 2016-9-18 15:15:18

谢谢分享! 但是有个问题不知大侠发现没， UVM 插件报错，貌似少了一个文件： “macro.pl” .....

账号		自动登录	找回密码
密码			注册

[原创] vim插件：提高Verilog和UVM testbench coding效率的利器