设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 个人资料共享 DFT设计 FPGA设计 VCS介绍 VERDI介绍信 ...

1 ... 2 3 4 5 6 7 8 910 / 10 页

返回列表发新帖

楼主: zhtxwd

[原创] 个人资料共享 DFT设计 FPGA设计 VCS介绍 VERDI介绍信号完整性分析

发表于 2015-5-6 12:14:27 | 显示全部楼层

參考參考...謝謝分享

回复支持反对

使用道具举报

发表于 2015-9-6 11:31:47 | 显示全部楼层

适合基础学习了解

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-9-7 14:20:17 | 显示全部楼层

感谢分享。

回复支持反对

使用道具举报

发表于 2015-9-7 21:40:15 | 显示全部楼层

感谢楼主,分享

回复支持反对

使用道具举报

发表于 2018-4-1 17:52:44 | 显示全部楼层

厉害了，受教了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-4-11 09:42:59 | 显示全部楼层

回复 1# zhtxwd

学习一下

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 ... 2 3 4 5 6 7 8 910 / 10 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-18 12:11 , Processed in 0.119326 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表