在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: sky0126

[资料] 非常的不错的异步FIFO和双端口RAM设计实例(Verilog)

[复制链接]
发表于 2015-3-30 21:37:44 | 显示全部楼层
多谢楼主分享好东西
回复 支持 反对

使用道具 举报

发表于 2015-4-23 10:41:10 | 显示全部楼层
先看看,还是多谢
回复 支持 反对

使用道具 举报

发表于 2015-4-23 11:09:03 | 显示全部楼层
学习学习
回复 支持 反对

使用道具 举报

发表于 2015-4-23 14:06:11 | 显示全部楼层
看看,参考一下,谢谢了!
回复 支持 反对

使用道具 举报

发表于 2015-5-8 00:49:56 | 显示全部楼层
内容感谢分享!!
回复 支持 反对

使用道具 举报

发表于 2015-6-4 17:13:55 | 显示全部楼层
谢谢分享,学习
回复 支持 反对

使用道具 举报

发表于 2015-6-10 07:56:24 | 显示全部楼层
感谢   好书
回复 支持 反对

使用道具 举报

发表于 2015-6-15 19:21:30 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2015-6-16 11:22:24 | 显示全部楼层
我怎么觉的有问题,PresetFull = Status & EqualAddresses,EqualAddresses为1要求两个地址相同,而Status为1要求两个地址不相同
回复 支持 反对

使用道具 举报

发表于 2015-6-16 15:33:45 | 显示全部楼层
下来看看
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 02:24 , Processed in 0.157552 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表