设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › PLL-VerilogA建模相关资料

1 ... 3 4 5 6 789 10 11 12 / 12 页下一页

返回列表发新帖

楼主: roastor

[资料] PLL-VerilogA建模相关资料

发表于 2017-5-14 14:40:48 | 显示全部楼层

不错的Reference！！！

回复支持反对

发表于 2017-5-14 20:57:01 | 显示全部楼层

看起来不错

回复支持反对

发表于 2017-5-26 10:23:24 | 显示全部楼层

xiexie 搂住,正好需要

回复支持反对

发表于 2017-5-26 10:24:52 | 显示全部楼层

谢谢,增好学习需要

回复支持反对

发表于 2017-7-17 10:39:11 | 显示全部楼层

非常好啊谢谢楼主

回复支持反对

发表于 2018-10-17 14:25:19 | 显示全部楼层

多谢分享

回复支持反对

发表于 2019-6-10 09:17:37 | 显示全部楼层

Thank you for sharing

回复支持反对

发表于 2019-6-17 15:34:10 | 显示全部楼层

多谢分享

回复支持反对

ryanchouee309ee

发表于 2019-6-23 22:10:47 | 显示全部楼层

thx !!!

回复支持反对

发表于 2019-7-13 13:48:23 | 显示全部楼层

dingding

回复支持反对

1 ... 3 4 5 6 789 10 11 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 23:18 , Processed in 0.105273 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表