verilog-a建模的数字信号

george.chen · 发表于 2011-7-6 09:32:28

您需要登录才可以下载或查看，没有账号？注册

×

请哪位高手指点，我在利用verilog-a建模PGA，但是数字端给过来的一个5bits增益控制信号怎么处理？应为在verilog-a中没有bus的概念。

谢谢各位！！！

vibren · 发表于 2011-7-21 19:03:50

回复 1# george.chen

把它展开吧，也就是设5个input信号

账号		自动登录	找回密码
密码			注册

[讨论] verilog-a建模的数字信号