设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用TCL脚本减少Quartus综合时间

1 2 3 4 56 / 6 页

返回列表发新帖

楼主: weilvlun

[原创] 使用TCL脚本减少Quartus综合时间

发表于 2015-11-20 21:22:08 | 显示全部楼层

回复 2# weilvlun

写的不错，赞一个

回复支持反对

发表于 2015-11-29 11:34:55 | 显示全部楼层

感谢楼主分享！

回复支持反对

发表于 2015-12-8 16:03:00 | 显示全部楼层

学习学习

回复支持反对

发表于 2016-5-4 20:16:46 | 显示全部楼层

不错哦..

回复支持反对

发表于 2016-5-5 09:21:36 | 显示全部楼层

下下来了，学习学习

回复支持反对

发表于 2016-10-20 17:25:44 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-10-20 20:41:02 | 显示全部楼层

学习一下

回复支持反对

发表于 2016-11-2 23:13:57 | 显示全部楼层

不错的资料，下来学习学习

回复支持反对

1 2 3 4 56 / 6 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-17 14:45 , Processed in 0.093702 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表