Calibre PEX寄生参数提取后的spef文件在PT中分析的问题

alphavor_jay

我看了一下，Calibre PEX提取出来的SPEF文件的网络名部分如下：
========================
*NAME_MAP
*1        Data_In[0]
*2        Data_In[1]
*3        Data_In[2]
*4        Data_In[4]
*5        VDD
*6        VSS
*7        Data_Out[0]
*8        Data_In[6]
*9        Data_Out[6]
*10        Data_Out[1]
*11        Data_In[7]
*12        Data_Out[7]
*13        Data_Out[5]
*14        Data_Out[8]
*15        Data_In[3]
*16        Data_Out[10]
*17        Data_Out[11]
*18        Data_In[5]
*19        Data_Out[13]
*20        Data_Out[15]
*21        Data_Out[12]
*22        Data_Out[14]
*23        Data_Out[4]
*24        Data_Out[2]
*25        Data_Out[3]
*26        Data_Out[9]
*27        Clk_In
*28        N_Rst_In
*29        Init_In
*30        U53/M1
*31        U53/M4
*33        crc_shift_reg_reg[12]/M7
*34        crc_shift_reg_reg[12]/M24
*35        ........
*36        ........
========================

红色标记的这些信号其实是CELL内部的网络信号，按照本意应该是没有的（verilog网表里面没有这些信号），请问各位大侠是我提取过程中有什么地方没注意吗？（PEX中我的设置是设置的gate level和SPEF+PRIMETIME格式）
但是不知道为什么会存在

陈涛

多了没有关系，别少就行了

alphavor_jay

但是涛大，在primetime里面它会报类似下面的错：
Error: Cannot find port/pin 'crc_shift_reg_reg[12]/M7' in design
应该是verilog网表里面没有这些信号而导致的，不知道怎么解决。。。

陈涛

用不着的东西，在verilog网表里面找不到就找不到呗

用report_annotated_parasitics看一下结果，如果都反标了就行了

chris_li

Calibre不能抽gate level的spef吧， 建议LZ还是用S公司Star-RCXT和C公司Fire&Ice做这些事吧。

alphavor_jay

恩多谢涛大和chris的解答~

ksg12

把calbire的runset贴出来，应该是你没有提取好。这种低级错误

loveheihei

同样的问题阿，楼主问题解决了没有呢，坐等大神啊

小_蜜_蜂

回复 5# andyfan

您好，最近在提参数，要门级的，请教一下hcell文件怎么写呢，谢谢了

小_蜜_蜂

回复 3# alphavor_jay


    请教一下那个hcell文件怎么出来的，谢谢呀