设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog 就是那点事

123 4 / 4 页下一页

返回列表发新帖

楼主: eecsseudl

[资料] Verilog 就是那点事

发表于 2011-6-21 15:55:23 | 显示全部楼层

全是代码？？？

回复支持反对

发表于 2011-6-23 09:47:36 | 显示全部楼层

下载然后顶就对了

回复支持反对

发表于 2011-6-23 10:09:45 | 显示全部楼层

顶一下~~~~~~~~~~~~~~~

回复支持反对

发表于 2011-6-24 11:31:37 | 显示全部楼层

先回后下，谢谢

回复支持反对

发表于 2011-6-24 15:17:48 | 显示全部楼层

看看到底是怎么一回事~

回复支持反对

发表于 2011-6-25 15:52:05 | 显示全部楼层

看看是怎么回事

回复支持反对

发表于 2011-6-27 09:26:24 | 显示全部楼层

经历无价体验无价谢谢

回复支持反对

发表于 2011-6-27 10:49:36 | 显示全部楼层

ddddddddddddddddddddddd

回复支持反对

发表于 2011-6-28 20:20:16 | 显示全部楼层

看看对我应该有用

回复支持反对

发表于 2011-6-29 00:34:20 | 显示全部楼层

Sounds like an interesting book.

回复支持反对

123 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:17 , Processed in 0.132044 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表