设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 我这样理解latch对吗？
12
返回列表 发新帖
楼主: pengjunjun0807

[求助] 我这样理解latch对吗？

[复制链接]
发表于 2011-6-18 19:20:49 | 显示全部楼层
有点晕了
回复 支持 反对

使用道具 举报

发表于 2011-6-21 15:42:56 | 显示全部楼层
没有else分支，故使能信号为 低电平时，latch~你的激励没有说明你的激励时序到底怎么样的，可能是激励给的不对哦
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-14 04:38 , Processed in 0.097403 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表