设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Clock_Dividers_Made_Easy

1 2 3 456 7 8 9 / 9 页下一页

返回列表发新帖

楼主: alex_bai

Clock_Dividers_Made_Easy

发表于 2009-10-20 22:15:54 | 显示全部楼层

这个东西好像不错啊

回复支持反对

发表于 2009-10-26 14:17:46 | 显示全部楼层

thank you!

回复支持反对

发表于 2009-10-28 19:17:49 | 显示全部楼层

有用。但是实际中很少用的。

回复支持反对

发表于 2010-1-25 00:44:18 | 显示全部楼层

好东西

回复支持反对

发表于 2010-1-25 07:41:31 | 显示全部楼层

dddddddd

回复支持反对

发表于 2010-1-25 10:41:35 | 显示全部楼层

谢谢，看看啦！！

回复支持反对

发表于 2010-2-23 06:57:35 | 显示全部楼层

good, thanks

回复支持反对

发表于 2010-2-25 16:00:56 | 显示全部楼层

knakan shishawanyi

回复支持反对

发表于 2010-2-25 16:42:21 | 显示全部楼层

还行，奇数和半整数分频

回复支持反对

发表于 2010-3-16 23:07:22 | 显示全部楼层

Thanks for sharing

回复支持反对

1 2 3 456 7 8 9 / 9 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 08:58 , Processed in 0.081997 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表