设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 深亚微米ASIC设计中的时序约束与静态时序分析 ...

1 2 345 / 5 页下一页

返回列表发新帖

楼主: alex_bai

深亚微米ASIC设计中的时序约束与静态时序分析

发表于 2010-6-10 09:43:24 | 显示全部楼层

今天上网就是为了找到这个玩意儿.谢谢楼主!
不过这个公用破电脑大不开PDF文档.暂时不评论了

回复支持反对

发表于 2011-10-1 09:50:04 | 显示全部楼层

看过再评

回复支持反对

发表于 2011-10-1 10:29:28 | 显示全部楼层

看看。

回复支持反对

发表于 2011-10-3 18:12:27 | 显示全部楼层

thanks

回复支持反对

发表于 2011-10-4 22:58:27 | 显示全部楼层

看看看

回复支持反对

发表于 2011-10-8 15:04:26 | 显示全部楼层

这里资料真多哈

回复支持反对

发表于 2012-12-13 22:57:43 | 显示全部楼层

值得深入研究！！！

回复支持反对

发表于 2014-6-17 17:15:34 | 显示全部楼层

好东西啊！！！！

回复支持反对

发表于 2014-6-29 20:23:30 | 显示全部楼层

看看再说话

回复支持反对

发表于 2014-8-16 14:22:55 | 显示全部楼层

看一看！谢谢！

回复支持反对

1 2 345 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 07:04 , Processed in 0.130057 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表