设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 用VerilogA建模PLL的资料

1 2 3 4 567 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

楼主: woodkey

[资料] 用VerilogA建模PLL的资料

发表于 2012-6-8 11:48:38 | 显示全部楼层

good of it ???

回复支持反对

发表于 2012-6-14 20:47:31 | 显示全部楼层

dddddddddddddd

回复支持反对

发表于 2012-7-23 17:17:57 | 显示全部楼层

哦呵呵谢谢了正在学习中

回复支持反对

发表于 2012-7-23 17:23:34 | 显示全部楼层

不错顶一下

回复支持反对

发表于 2012-8-31 23:12:41 | 显示全部楼层

下来，看看，谢了

回复支持反对

发表于 2012-11-16 16:32:51 | 显示全部楼层

能用吗有代码吗

回复支持反对

发表于 2013-1-10 03:39:57 | 显示全部楼层

良好的数据

回复支持反对

发表于 2013-1-10 11:45:59 | 显示全部楼层

你用VerilogA语言搭建PLL的行为级模

回复支持反对

发表于 2013-1-10 12:09:43 | 显示全部楼层

好好来学习楼主提供的经验

回复支持反对

发表于 2013-1-10 12:09:53 | 显示全部楼层

加油加油加油加油

回复支持反对

1 2 3 4 567 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-15 05:22 , Processed in 0.149265 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表