设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于FPGA来完成直接数字频率合成器(DDS)的设计 ...

123 4 / 4 页下一页

返回列表发新帖

楼主: 小班儿

[资料] 基于FPGA来完成直接数字频率合成器(DDS)的设计

发表于 2011-6-22 11:40:03 | 显示全部楼层

貌似不怎么好的

回复支持反对

发表于 2011-6-22 13:21:31 | 显示全部楼层

thanks

回复支持反对

发表于 2011-6-22 13:30:47 | 显示全部楼层

好的。谢谢哈！

回复支持反对

发表于 2011-6-30 00:46:53 | 显示全部楼层

谢谢分享。

回复支持反对

发表于 2011-6-30 12:05:00 | 显示全部楼层

谢谢楼主分享！

回复支持反对

楼主| 发表于 2011-7-2 07:49:10 | 显示全部楼层

回复 15# zmgo

不谢不谢。。。

回复支持反对

发表于 2011-7-4 11:01:59 | 显示全部楼层

谢谢楼主的分享

回复支持反对

发表于 2011-7-7 15:08:51 | 显示全部楼层

good documnet!

回复支持反对

发表于 2011-8-3 02:24:10 | 显示全部楼层

谢谢分享。

回复支持反对

发表于 2011-11-4 09:22:39 | 显示全部楼层

感谢分享啊！！！！！！

回复支持反对

123 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:16 , Processed in 0.129490 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表