设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › SOC平台+verilog+代码风格规范V0.4

1 ... 4 5 6 7 8 91011 12 / 12 页下一页

返回列表发新帖

楼主: wmm123

[资料] SOC平台+verilog+代码风格规范V0.4

发表于 2017-2-22 09:47:56 | 显示全部楼层

呵呵，3Q

回复支持反对

发表于 2017-6-4 05:14:33 | 显示全部楼层

...............????????????????

回复支持反对

发表于 2018-8-21 15:41:21 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-1-2 15:41:22 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-3-27 13:47:33 | 显示全部楼层

Thumbs up for you

回复支持反对

发表于 2019-3-27 14:43:12 | 显示全部楼层

Thanks.

回复支持反对

发表于 2019-3-28 16:46:27 | 显示全部楼层

自己总结得非常好

回复支持反对

发表于 2019-4-1 22:57:10 | 显示全部楼层

謝大大分享，來學習學習SoC

回复支持反对

发表于 2019-4-2 15:32:19 | 显示全部楼层

谢谢

回复支持反对

发表于 2019-4-24 20:22:38 | 显示全部楼层

谢谢

回复支持反对

1 ... 4 5 6 7 8 91011 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:22 , Processed in 0.154549 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表